Theo AMD, trọng tâm chính của Zen là tăng hiệu năng trên mỗi lõi[8][9][10]. Các tính năng mới hoặc được cải tiến bao gồm:[11]

• Bộ đệm L1 đã được thay đổi từ  write-through thành write-back, cho phép độ trễ thấp hơn và băng thông cao hơn.
• Kiến trúc SMT (đa luồng đồng thời) cho phép hai luồng trên mỗi lõi, xuất phát từ thiết kế CMT (cụm đa luồng) được sử dụng trong kiến trúc Bulldozer trước đó. Đây là một tính năng được cung cấp trước đây trong một số bộ xử lý IBM, Intel và Oracle.[12]
• Một khối xây dựng cơ bản cho tất cả các CPU dựa trên Zen là Core Complex (CCX) bao gồm bốn lõi và bộ nhớ cache liên quan của chúng. Bộ xử lý có hơn bốn lõi bao gồm nhiều CCX được kết nối bằng Infinity Fabric.[13]
• Bốn ALU, hai AGU/load–store units, và hai đơn vị số thực trên mỗi lõi.[14]
• Bộ nhớ cache hoạt động vi mô "lớn" mới được giới thiệu.[15]
• Mỗi lõi SMT có thể gửi lên đến sáu micro-ops mỗi chu kỳ (một sự kết hợp của 6 số nguyên micro-ops và 4 số thực micro-ops mỗi chu kỳ).[16][17]
• Gần băng thông L1 và L2 nhanh hơn 2 ×, với tổng băng thông bộ đệm L3 lên tới 5 ×.
• Đồng hồ gating.
• Nghỉ hưu lớn hơn, tải và lưu trữ hàng đợi.
• Cải thiện dự đoán phân nhánh bằng cách sử dụng hệ thống perceptron được băm với Indirect Target Array tương tự như vi kiến trúc Bobcat[18], thường được so sánh với mạng thần kinh của kỹ sư AMD Mike Clark.[19]
• Bộ dự báo nhánh được tách rời từ giai đoạn tìm nạp.
• Một công cụ ngăn xếp chuyên dụng để sửa đổi con trỏ ngăn xếp, tương tự như bộ xử lý Intel Haswell và Broadwell.[20]
• Di chuyển loại bỏ, một phương pháp làm giảm chuyển động dữ liệu vật lý để giảm tiêu thụ năng lượng.
• Hỗ trợ RDSEED, một tập lệnh tạo số ngẫu nhiên phần cứng hiệu suất cao được giới thiệu trong kiến trúc vi mô Broadwell của Intel.[21]
• Hỗ trợ các tập lệnh SMAP, SMEP, XSAVEC/XSAVES/XRSTORS, XSAVES, CLFLUSHOPT và CLZERO.[21]
• Hỗ trợ AVX2.
• Hỗ trợ ADX.
• Hỗ trợ SHA.
• PTE (mục nhập bảng trang) kết hợp lại, kết hợp 4  bảng trang kiB thành 32 kích thước trang kiB.
• "Pure Power" (cảm biến giám sát năng lượng chính xác hơn).[22]
• Smart Prefetch.
• Precision Boost.
• eXtended Frequency Range(XFR), một tính năng ép xung tự động giúp tăng tốc độ xung nhịp vượt quá tần số turbo được quảng cáo.[23]

Kiến trúc Zen được xây dựng trên quy trình FinFET 14 nanomet được ký hợp đồng với GlobalFoundries,[24] cho hiệu quả cao hơn so các quy trình với 32 nm và 28 nm của CPU AMD FX và APU AMD trước đó[25]. Dòng CPU Zen "Summit Ridge" sử dụng socket AM4 và có hỗ trợ DDR4 và 95W TDP (công suất thiết kế nhiệt).[25] Mặc dù các lộ trình mới hơn không xác nhận TDP cho các sản phẩm máy tính để bàn, nhưng chúng đề xuất một phạm vi cho các sản phẩm di động năng lượng thấp có tối đa hai lõi Zen từ 5 đến 15W và 15 đến 35W cho các sản phẩm di động định hướng hiệu suất với tối đa bốn lõi Zen.[26]

Mỗi lõi Zen có thể giải mã bốn chỉ thị trong mỗi chu kỳ và bao gồm bộ đệm micro-op cung cấp hai bộ lập lịch, mỗi bộ cho các phân đoạn số nguyên và số thực.[27][28] Mỗi lõi có hai đơn vị tạo địa chỉ, bốn đơn vị số nguyên và bốn đơn vị dấu phẩy động. Hai trong số các đơn vị dấu phẩy động là các bộ cộng và hai là các bộ cộng nhiều. Tuy nhiên, sử dụng nhiều thao tác thêm có thể ngăn hoạt động thêm đồng thời vào một trong các đơn vị cộng.[29] Ngoài ra còn có những cải tiến trong dự đoán chi nhánh. Kích thước bộ đệm L1 là 64 KiB cho tập lệnh trên mỗi lõi và 32 KiB cho dữ liệu trên mỗi lõi. Bộ đệm L2 có kích thước 512 KiB mỗi lõi và L3 là 1 MB2 MB mỗi lõi. Bộ nhớ cache L3 cung cấp 5× băng thông của các thiết kế AMD trước đó.